

DIALOG(R) File 351:Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

010756250 **Image available**

WPI Acc No: 1996-253205/199626

XRAM Acc No: C96-080165

Mfg. substrate for electron source - by preparing intaglio plate, filling recessed portions with ink, contacting substrate with blanket, etc.

Patent Assignee: CANON KK (CANO)

Inventor: KANEKO T; YANAGISAWA Y

Number of Countries: 008 Number of Patents: 007

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
EP 714113	A1	19960529	EP 95308463	A	19951124	199626 B
JP 8236017	A	19960913	JP 95301293	A	19951120	199647
US 5996488	A	19991207	US 95561868	A	19951122	200004
EP 714113	B1	20020206	EP 95308463	A	19951124	200211
DE 69525310	E	20020321	DE 625310	A	19951124	200227
			EP 95308463	A	19951124	
US 6457408	B1	20021001	US 95561868	A	19951122	200268
			US 99435903	A	19991108	
KR 356263	B	20030130	KR 9543745	A	19951125	200340

Priority Applications (No Type Date): JP 94291310 A 19941125

Cited Patents: 1.Jnl.Ref; JP 5241172; US 4209551; US 5201268; US 5312643

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
EP 714113	A1	E	21	H01J-009/02	
Designated States (Regional): DE FR GB IT NL					
JP 8236017	A		11	H01J-009/02	
US 5996488	A			B41M-001/10	
EP 714113	B1	E		H01J-009/02	
Designated States (Regional): DE FR GB IT NL					
DE 69525310	E			H01J-009/02	Based on patent EP 714113
US 6457408	B1			B41M-001/10	Div ex application US 95561868
					Div ex patent US 5996488
KR 356263	B			H01J-001/02	Previous Publ. patent KR 96019376

Abstract (Basic): EP 714113 A

The prodn. of a substrate for an electron source which includes electron emitting devices arranged on the substrate, comprises: (i) preparing an intaglio plate (IP) having recessed portions with a depth of 4-15 (7-9) mum which corresp. to the desired electrode pattern; (ii) filling the recessed portions with ink; (iii) pressing a blanket against the plate (IP) to transfer the ink to the blanket; and (iv) contacting the substrate with the blanket transferring ink in the electrode pattern.

Also claimed is a method of producing an image forming appts. which incorporates the substrate, comprising (i)-(iv) and assembling the prod. of (iv) and a front plate bearing a fluorescent material to face one another, the electron emitting devices being so adapted that emitted electrons strike the fluorescent screen to form an image.

USE - The image display device has an opt. large flat screen which avoids the use of a large and cumbersome CRT.

ADVANTAGE - The printing technique used ensures that the electron emitting devices have uniform characteristics; thus enabling good image quality to be obtd..

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-236017

(43) 公開日 平成8年(1996)9月13日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J 9/02			H 0 1 J 9/02	B
B 4 1 J 2/01		7426-5H	G 0 9 F 9/313	Z
G 0 9 F 9/313			H 0 1 J 1/30	B
H 0 1 J 1/30			31/12	C
31/12			B 4 1 J 3/04	1 0 1 Z
審査請求 未請求 請求項の数22 O L (全 11 頁)				

(21) 出願番号 特願平7-301293

(22) 出願日 平成7年(1995)11月20日

(31) 優先権主張番号 特願平6-291310

(32) 優先日 平6(1994)11月25日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 金子 哲也

東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(72) 発明者 柳沢 芳浩

東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(74) 代理人 弁理士 若林 忠

(54) 【発明の名称】 電子源用基板の製造方法及び該電子源用基板を用いた画像形成装置の製造方法

(57) 【要約】

【課題】 電子放出素子の電極の形状のバラツキを少なくして、均一な特性の素子を製造する。

【解決手段】 一対の対向する電極を有する電子放出素子を基板上に複数個配して構成される電子源用基板の電極を印刷法で製造するに際し、深さ4 μ m~15 μ mの電極パターン形状の凹部が形成された凹版の凹部にインキを充填させた後、凹版にブランケットを押しあててブランケットに凹部内のインキを受理させ、次いでブランケット上に受理されたインキを基板に接触させて、基板上に転移させることにより、電極パターンを形成する。

【特許請求の範囲】

【請求項1】 一対の対向する電極を有する電子放出素子を基板上に複数個配して構成される電子源用基板の製造方法において、深さが $4\mu\text{m}\sim 15\mu\text{m}$ の範囲にある凹部が前記電極のパターン形状に対応して形成された凹版を用意する工程、前記凹部にインキを充填させる工程、前記凹版にブランケットを押しあて、該ブランケットに前記凹部内のインキを受理させる工程、及び前記ブランケット上に受理されたインキを前記基板に接触させて、該基板上に転移させることにより、前記電極パターンを形成する工程、を具備することを特徴とする電子源用基板の製造方法。

【請求項2】 前記凹部の深さが $4\mu\text{m}\sim 12\mu\text{m}$ の範囲にある請求項1に記載の電子源用基板の製造方法。

【請求項3】 前記凹部の深さが $4\mu\text{m}\sim 9\mu\text{m}$ の範囲にある請求項1に記載の電子源用基板の製造方法。

【請求項4】 前記凹部の深さが $7\mu\text{m}\sim 9\mu\text{m}$ の範囲にある請求項1に記載の電子源用基板の製造方法。

【請求項5】 前記インキの粘度が $1000\text{cps}\sim 10000\text{cps}$ の範囲にある請求項1に記載の電子源用基板の製造方法。

【請求項6】 前記インキの粘度が $1000\text{cps}\sim 5000\text{cps}$ の範囲にある請求項5に記載の電子源用基板の製造方法。

【請求項7】 前記インキが有機金属化合物を含む請求項1に記載の電子源用基板の製造方法。

【請求項8】 前記有機金属化合物の濃度が $7\sim 15$ 重量%の範囲にある請求項7に記載の電子源用基板の製造方法。

【請求項9】 前記有機金属化合物中に含まれる金属がPt、Au、Pd、Agの中から選択される請求項7に記載の電子源用基板の製造方法。

【請求項10】 前記ブランケットの押し込みによる印圧が $50\sim 200\mu\text{m}$ の範囲にある請求項1に記載の電子源用基板の製造方法。

【請求項11】 前記ブランケットがシリコンゴムを含む請求項1に記載の電子源用基板の製造方法。

【請求項12】 一対の対向する電極を有する電子放出素子を基板上に複数個配して構成される電子源用基板と、蛍光材料を配した表面基板と、を対向配置し、前記電子放出素子より放出される電子を前記蛍光材料に照射して画像を形成する画像形成装置の製造方法において、深さが $4\mu\text{m}\sim 15\mu\text{m}$ の範囲にある凹部が前記電極のパターン形状に対応して形成された凹版を用意する工程、前記凹部にインキを充填させる工程、前記凹版にブランケットを押しあて、該ブランケットに前記凹部内のインキを受理させる工程、及び前記ブランケット上に受理されたインキを前記基板に接触させて、該基板上に転移させることにより、前記電極パターンを形成する工程、を経て前記電子源用基板を得ることを特徴とする画

像形成装置の製造方法。

【請求項13】 前記凹部の深さが $4\mu\text{m}\sim 12\mu\text{m}$ の範囲にある請求項12に記載の画像形成装置の製造方法。

【請求項14】 前記凹部の深さが $4\mu\text{m}\sim 9\mu\text{m}$ の範囲にある請求項12に記載の画像形成装置の製造方法。

【請求項15】 前記凹部の深さが $7\mu\text{m}\sim 9\mu\text{m}$ の範囲にある請求項12に記載の画像形成装置の製造方法。

【請求項16】 前記インキの粘度が $1000\text{cps}\sim 10000\text{cps}$ の範囲にある請求項12に記載の画像形成装置の製造方法。

【請求項17】 前記インキの粘度が $1000\text{cps}\sim 5000\text{cps}$ の範囲にある請求項16に記載の画像形成装置の製造方法。

【請求項18】 前記インキが有機金属化合物を含む請求項12に記載の画像形成装置の製造方法。

【請求項19】 前記有機金属化合物の濃度が $7\sim 15$ 重量%の範囲にある請求項18に記載の画像形成装置の製造方法。

【請求項20】 前記有機金属化合物中に含まれる金属がPt、Au、Pd、Agの中から選択される請求項18に記載の画像形成装置の製造方法。

【請求項21】 前記ブランケットの押し込みによる印圧が $50\sim 200\mu\text{m}$ の範囲にある請求項12に記載の画像形成装置の製造方法。

【請求項22】 前記ブランケットがシリコンゴムを含む請求項12に記載の画像形成装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、オフセット印刷法を用いた電子源用基板の製造方法及び画像形成装置の製造方法に関し、大面積化を達成しうる画像形成装置の製造方法にかかわるものである。

【0002】

【従来の技術】近年、大きく重いブラウン管に代わる画像形成装置として、薄型の平板状画像形成装置が注目されている。平板状画像形成装置としては液晶表示装置が盛んに研究開発されているが、液晶表示装置には画像が暗い、視野角が狭いといった課題が依然として残っている。液晶表示装置に代わるものとして自発光型のディスプレイ、即ちプラズマディスプレイ、蛍光表示管、電子放出素子を用いたディスプレイなどがある。自発光のディスプレイは液晶表示装置に比べ明るい画像が得られるとともに視野角も広い。一方、最近では30インチ以上の画面表示部を有するブラウン管も登場しつつあり、さらなる大画面化が望まれている。しかしながらブラウン管は大画面化の際には画面と共に本体のスペースをも大きくとることから必ずしも適しているとは言えない。一方、自発光型の平板状ディスプレイは、大画面と比較的コンパクトな本体が得られることから最も着目されてい

る。本出願人は自発光型の平板状画像形成装置の中でも電子放出素子を用いた画像形成装置、特に簡単な構造で電子の放出が得られるM. I. Elinsonらによって発表された(Radio, Eng. Electron. Phys., 10, 1290, (1965))表面伝導型電子放出素子を用いた画像形成装置に着目している。

【0003】表面伝導型電子放出素子においては、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる。この表面伝導型電子放出素子としては、前記エリソン等による SnO_2 薄膜を用いたもの、Au薄膜によるもの[G. Dittmer: Thin Solid Films, 9, 317 (1972)]、 $\text{In}_2\text{O}_3/\text{SnO}_2$ 薄膜によるもの[M. Hartwell and C. G. Fonstad: IEEE Trans. ED Conf., 519 (1975)]、カーボン薄膜によるもの[荒木久他: 真空、第26巻、第1号、22頁(1983)]等が報告されている。

【0004】これらの表面伝導型電子放出素子の典型的な例として前述のM. ハートウェルの素子構成を図9に模式的に示す。同図において1001は基板である。1004は導電性薄膜で、H型形状のパターンにスパッタで形成された金属酸化物薄膜等からなり、後述の通電フォーミングと呼ばれる通電処理により電子放出部1005が形成される。尚、図中の素子電極間隔 L は0.5~1[mm]、 W' は0.1[mm]で設定されている。

【0005】また本出願人は先に米国特許5,066,883において一対の素子電極間に電子を放出せしめる微粒子を分散配置させた表面伝導型電子放出素子を提案した。この電子放出素子は一対の素子電極間の電子放出位置を精密に制御できる。この表面伝導型電子放出素子の典型的な素子構成を図3に示す。本図において31は絶縁性基板、32, 33は電気的接続を得るための素子電極、34は分散配置された微粒子導電材からなる導電薄膜である。35は、導電薄膜34中に形成された電子放出部である。この表面伝導型電子放出素子において前記一対の素子電極の間隔は0.01 μm ~100 μm 、導電薄膜34の電子放出部のシート抵抗は $1 \times 10^{-3} \Omega/\square \sim 1 \times 10^{-9} \Omega/\square$ が適当である。また素子電極は微粒子導電材からなる薄膜と電気的な接続を保つためにその膜厚を200nm以下に薄く形成するのが望ましい。また多数の素子を配列した場合、素子電極間の幅、素子電極の長さを均一に作製することが、電子放出特性を均一化するために重要なことである。

【0006】図4には図3に示した電子放出素子の製造プロセスが示してある。

【0007】本発明者らはこの表面伝導型電子放出素子を多数、基板上に配置させた画像形成装置の大量化に

ついて検討を行っている。電子放出素子及び配線を基板上に配置させた電子源基板を作成する方法は様々な方法が考えられ、その一つとして素子電極、配線等全てフォトリソグラフィ法で作成する方法がある。しかしながら、フォトリソグラフィ法による方法を多用する場合には、大型の画像形成装置を作成する場合に大型露光装置などの大型製造装置が必要となる。またハンドリングも難しくなり、特性の優れた素子を多数均一に基板上に作成するのは容易ではなかった。

【0008】一方、スクリーン印刷、オフセット印刷などの印刷技術を用いて回路基板を作成する方法が考えられる。印刷法は大面積のパターンを形成するのに適しており、コスト的にも有利である。オフセット印刷技術を回路基板に応用した例としては特開平4-290295号公報に開示されたものがある。当該公報に開示された基板は、印刷時のパターン伸縮を原因とする電極ピッチ寸法のバラツキによる接合不良をなくすために、回路部品に接続される複数の接合電極の角度を変化させたものである。そして当該特開平4-290295号公報には電極パターンをオフセット印刷により形成することが記載されている。

【0009】しかしながら単純にオフセット印刷法を用いて多数の表面伝導型電子放出素子を基板上に配置させた電子源基板を作成する場合は、基板上に配置される各表面伝導型電子放出素子の電子放出特性にバラツキが生じてしまう。そしてこの電子源基板を用いて画像形成装置を構成した場合には、画質に悪影響を及ぼす。この理由の一つには、素子電極を基板上に多数形成する際に基板中央部と周辺部では素子電極の形状にバラツキが生じてしまうということが挙げられる。

【0010】

【発明が解決しようとする課題】本発明は、上述した技術的課題を解決した電子源用基板の製造方法及び画像形成装置の製造方法を提供することを目的とする。本発明の別の目的は、オフセット印刷法を用いて、電子放出素子を構成する電極のバラツキをないか若しくは極めて少なくし、特性の安定した複数の電子放出素子を基板上に配すことのできる電子源用基板の製造方法を提供することにある。本発明の更に別の目的は、安定した表示画像が得られる画像形成装置の製造方法を提供することにある。

【0011】

【課題を解決するための手段】上記目的を達成する本発明の電子源用基板の製造方法は、下述する構成のものである。

【0012】即ち、本発明の電子源用基板の製造方法は、一対の対向する電極を有する電子放出素子を基板上に複数個配して構成される電子源用基板の製造方法において、深さが4 μm ~15 μm の範囲にある凹部が前記電極のパターン形状に対応して形成された凹版を用意す

る工程、前記凹部にインキを充填させる工程、前記凹版にブランケットを押しあて、該ブランケットに前記凹部内のインキを受理させる工程、及び前記ブランケット上に受理されたインキを前記基板に接触させて、該基板上に転移させることにより、前記電極パターンを形成する工程、を具備することを特徴とするものである。

【0013】本発明は、画像形成装置の製造方法を包含する。

【0014】本発明の画像形成装置の製造方法は、一対の対向する電極を有する電子放出素子を基板上に複数個配して構成される電子源用基板と、蛍光材料を配した表面基板と、を対向配置し、前記電子放出素子より放出される電子を前記蛍光材料に照射して画像を形成する画像形成装置の製造方法において、深さが $4\mu\text{m}\sim 15\mu\text{m}$ の範囲にある凹部が前記電極のパターン形状に対応して形成された凹版を用意する工程、前記凹部にインキを充填させる工程、前記凹版にブランケットを押しあて、該ブランケットに前記凹部内のインキを受理させる工程、及び前記ブランケット上に受理されたインキを前記基板に接触させて、該基板上に転移させることにより、前記電極パターンを形成する工程、を経て前記電子源用基板を得ることを特徴とするものである。

【0015】本発明によれば、上記の目的が達成される。

【0016】

【発明の実施の形態】本発明の電子源用基板の製造方法及び画像形成装置の製造方法は、上述したとおりの構成である。本発明においては、凹版の凹部の深さを $4\mu\text{m}$ から $15\mu\text{m}$ の範囲に規定しており、浅い凹部を有する凹版を用いることによって、ブランケット表面の凹部への侵入が機械的に制御され、版圧を微妙に調整しなくとも印刷パターンの変形を抑制することができる。即ち、基板の中央部、周辺部での素子電極形状のバラツキを減じることができ、素子電極長さ、素子間の幅(gap)及び厚みの均一性に優れた電子放出素子を基板上に複数配置させることができる。これにより本発明によれば、電子放出素子の特性がそろった良好な電子源基板、及び該電子源基板を用いた画像形成装置を作製することができる。

【0017】また、本発明においては、浅い凹部を有する凹版を用いることによって、凹版の凹部からブランケットに受理されるインキの割合(以下インキ量受理率と表現する)を100%に近付けることが可能になり、残留インキによる繰り返し印刷不安定性が抑制される。

【0018】本発明においては、凹版の凹部の深さは、一般的には $4\mu\text{m}$ から $15\mu\text{m}$ とされ、好ましくは $4\mu\text{m}\sim 12\mu\text{m}$ 、より好ましくは $7\mu\text{m}\sim 9\mu\text{m}$ の範囲とされるのが良い。

【0019】本発明において用いるインキは導電性のものである。インキペーストは高粘度のものは好ましくな

く、高粘度にすることによって凹版からのインキの脱離がしにくくなるため、ブランケットへのインキの転移が良好ではなくなる。また低粘度のインキを用いた場合には、薄インキの流動性が増加していくために必ずしも素子電極のパターンが均一なものとならない。

【0020】本発明において用いるインキは、粘度が $1000\text{cps}\sim 10000\text{cps}$ 、好ましくは $1000\text{cps}\sim 5000\text{cps}$ のものとするのが望ましい。これらの範囲のインキを用いることで厚みが 200nm 以下と薄く、しかも膜厚分布が極めて小さい電極パターンを形成することができる。これらインキペーストは主に白金(Pt)、金(Au)のレジネートペーストインキが良く、その金属含有率が7%~15%のものが良好である。

【0021】また印圧は特に制限はないものの、好ましくは $50\mu\text{m}\sim 200\mu\text{m}$ のブランケット押し込みの範囲が、多数の電子放出素子、それらを含む電子源基板、画像形成装置を繰り返し形成する場合には好適である。

【0022】ブランケット材には表面にシリコンゴムが露出したものが、特にガラス基板などのインキ非吸収性基板の転写性に優れている。

【0023】本発明の電子源用基板の製造方法を用いて画像形成装置を製造するには、概要、以下のようになる。

【0024】(i)基板上に対向する素子電極群をマトリクス状に形成する。(ii)素子電極に接続されるマトリクス配線を形成する。(iii)対向する素子電極間に、電子放出部を構成する導電性薄膜を形成して電子源用基板を得る。(iv)透明基板に蛍光材料を配して表面基板を得る。(v)電子源用基板と、表面基板と、を対向配置して組み立て、真空容器を構成させる。(vi)容器内部を真空にした後、通電フォーミング処理、ゲッタ処理を施し、画像形成装置を得る。その後、例えばこのマトリクス状に配線が形成されている表示パネルに図8に示すような駆動回路を接続することによってTV画像を表示させることができる。

【0025】以下に図8の説明をする。

【0026】図8において、901はマトリクス状に配線が形成されている表示パネル、902は走査回路、903は制御回路、904はシフトレジスタである。905はラインメモリ、906は同期信号分離回路、907は変調信号発生器、VxおよびVaは直流電圧源である。

【0027】表示パネル901は、端子Dox1乃至Doxm、端子Doy1乃至Doy_n、及び高圧端子Hvを介して外部の電気回路と接続している。端子Dox1乃至Doxmには、表示パネル内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された表面伝導型電子放出素子群を一行(n素子)ずつ順次駆動する為の走査信号が印加される。

【0028】端子Doy1乃至Doynには、前記走査信号により選択された一行の表面伝導型電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Hvには、直流電圧源Vaより、例えば10k[V]の直流電圧が供給されるが、これは表面伝導型電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。

【0029】走査回路902について説明する。同回路は、内部にm個のスイッチング素子を備えたもので(図中、S1ないしSmで模式的に示している)ある。各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グラウンドレベル)のいずれか一方を選択し、表示パネル901の端子Dox1ないしDoxmと電気的に接続される。S1乃至Smの各スイッチング素子は、制御回路903が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。

【0030】直流電圧源Vxは、本例の場合には表面伝導型電子放出素子の特性(電子放出しきい値電圧)に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するように設定されている。

【0031】制御回路903は、外部より入力する画像信号に基づいて適切な表示が行なわれるように、各部の動作を整合させる機能を有する。制御回路903は、同期信号分離回路906より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。

【0032】同期信号分離回路906は、外部から入力されるNTSC方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路906により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。該DATA信号はシフトレジスタ904に入力される。

【0033】シフトレジスタ904は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路903より送られる制御信号Tsftに基づいて動作する(即ち、制御信号Tsftは、シフトレジスタ904のシフトクロックであるということもできる)。シリアル/パラレル変換された画像1ライン分(電子放出素子n素子分の駆動データに相当)のデータは、Id1乃至Idnのn個の並列信号として前記シフトレジスタ904より出力される。

【0034】ラインメモリ905は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路903より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、I'd1乃至I'dnとして出力され、変調信号発生器907に入力される。

【0035】変調信号発生器907は、画像データI'd1乃至I'dnの各々に応じて表面伝導型電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Doy1乃至Doynを通じて表示パネル901内の表面伝導型電子放出素子に印加される。

【0036】本発明で用いられる電子放出素子は放出電流Ieに対して、以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Vthがあり、Vth以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Vmを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。

【0037】従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器907として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。

【0038】パルス幅変調方式を実施するに際しては、変調信号発生器907として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

【0039】シフトレジスタ904やラインメモリ905は、デジタル信号式のものを、アナログ信号式のものを採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。

【0040】デジタル信号式を用いる場合には、同期信号分離回路906の出力信号DATAをデジタル信号化する必要があるが、これには906の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ905の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器907に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器907には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パ

9

ルス幅変調方式の場合、変調信号発生器907には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

【0041】アナログ信号を用いた電圧変調方式の場合、変調信号発生器907には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて表面伝導型電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。

【0042】このような構成をとり得る本例の画像表示装置においては、各電子放出素子に、容器外端子Dox1乃至Doxm、Doy1乃至Doy nを介して電圧を印加することにより、電子放出が生ずる。高圧端子Hvを介してメタルバック85、あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜84に衝突し、発光が生じて画像が形成される。

【0043】以下、具体的に実施例を示して本発明を説明する。

【0044】

【実施例】

実施例1及び比較例1

図1、2を用いてオフセット印刷法により素子電極を形成した例を説明する。本例では、凹部深さが異なる数種類の凹版を用意して比較した。はじめにオフセット印刷により電子放出素子の素子電極を形成する方法について述べる。図2は印刷工程を示す模式的断面図である。本図において21はインキ供給装置、22は真鍮板にクロムメッキを施した金属凹版、29は金属凹版の表面に形成された印刷パターンに相当する凹部である。25はレジネートブラチナペーストからなるインキであり、金属

10

凹版22上に供給される。26はスエーデン鋼からなるドクターブレードであり、金属凹版22上を押圧摺動してインキを凹部に供給する。23は青板ガラスからなる40cm×40cm角の基板である。27はシリコーンラバーを表面に配置したブランケットであり、金属凹版22、及び基板23上を押圧回転摺動する。

【0045】金属凹版22上にインキ25を配置した。ドクターブレード26を金属凹版22表面に対して60°の角度で2ミリメートル押し付けながら摺動させることにより、インキ25を凹部29に充填した。

【0046】次に、ブランケット27を金属凹版22上に押圧回転摺動させた。これによりインキ25をブランケット27に受取させる。

【0047】次いで、ブランケット27をガラス基板23上を押圧回転摺動させることにより、インキをガラス基板23上に転移させ、素子電極パターン34を形成した。

【0048】本例においてはインキ25に粘度7000cpsに調整されたレジネートブラチナペースト(金属重量含有率7%)を用い、全て印圧50μm、版圧50μmで行った。尚、インキの粘度は、コーン径2.0cm、コーン角5°のコーンプレート治具を用いて測定した。金属凹版の表面に形成された印刷パターンに相当する凹部109はその凹部109の深さがそれぞれ4, 7, 9, 12, 15, 20μmの6種類の凹版21を用いて行った。凹版に形成されている素子電極パターンは、本例においては20μmのギャップを隔てた一方の電極が500μm×150μm、他方が350μm×200μmの長方形形状の一对の電極群が多数マトリクス状に配置されたものを使用した。

【0049】インキのガラス基板への転写が終了した後、ガラス基板をオープンで80℃10分間乾燥した後、ベルト炉にて580℃ピークホールド10分間で焼成した。これにより凹版の凹部深さが20μm以外のものは少なくとも使用可能な素子電極を形成することができた。結果を表1に示す。

【0050】

【表1】

表1

凹部深さ (μm)		4	7	9	12	15	20
周辺部の 素子電極形状	パターン形状	○	◎	◎	○	△	×
	gap 幅 状態	◎	◎	◎	○	○	×
	膜厚 均一性	○	○	◎	○	△	×
多数の 素子電極形状均一性		◎	◎	◎	△	△	×

◎：非常に良好

○：良好

△：使用可能

×：使用不可

版圧：50 μm 印圧：50 μm

実施例2

実施例1と同様に素子電極を作成した。実施例1で用いたプラチナレジネートペースト（7000cps、金属重量含有率7%）に変えて、その粘度を1000cps、5000cpsのプラチナレジネートペーストで行った。凹版の凹部がそれぞれ4、7、9、12 μm のも*

*のを用いて素子電極を形成した。1000cps、5000cpsの双方のインキについても同様な結果であった。結果を表2に示す。

【0051】

【表2】

表2

凹部深さ (μm)		4	7	9	12
素子電極形状	パターン形状	◎	◎	◎	◎
	gap 幅状態	◎	◎	◎	◎
	膜厚均一性	○	◎	◎	○
多数の素子電極形状均一性		◎	◎	◎	△

◎：非常に良好

○：良好

△：使用可能

版圧：50 μm 印圧：50 μm

実施例3

実施例1と同様に素子電極を作成した。実施例1で用いたプラチナレジネートペースト（7000cps、金属重量含有率7%）に変えて、その金属含有率が5%、10%、15%のプラチナレジネートペーストを用いた。

凹版には凹部深さが7 μm 、9 μm のものを用いた。結果を表3に示す。凹版の凹部が7 μm 、9 μm のもものでは差がみられなかった。

【0052】

【表3】

表3

金属含有率 (%)		5	10	20
素子電極形状	パターン形状	◎	◎	◎
	gap 幅状態	◎	◎	◎
	膜厚均一性	○	◎	◎
多数の素子電極形状均一性		◎	◎	◎

凹版凹部深さ: 7 μ m、9 μ m

◎: 非常に良好

版圧: 50 μ m

○: 良好

印圧: 50 μ m

以上、素子電極をプラチナレジネートペーストを用いて形成したが、プラチナをAu, Pd, Agに変えても同様な結果を得ることができる。また印圧を50 μ mから200 μ mに変えても同様な結果を得ることができる。

【0053】実施例4

以上のようにして形成した素子電極に導電薄膜を形成し、配線を形成することによって電子源用基板を作成することができる。更に蛍光体を配したフェースプレート電子源用基板に対向配置させた後、真空容器を形成させることによって画像形成装置を形成することができる。以下、これについて、図5を用いて説明する。

【0054】上記実施例1～3で作成した一対の素子電極32、33が多数配置された40cm角の電子源用基板を準備した(図5(a))、その基板上にまず第一の配線(下配線)を形成する。導電性ペーストに銀ペーストを用い、スクリーン印刷法により印刷、焼成を行い、幅100 μ m、厚み12 μ mの下層配線51を形成した(図5(b))。

【0055】次に下層配線と直交する方向に層間絶縁膜をスクリーン印刷法により形成する。ペースト材料は酸化鉛を主成分としてガラスバインダー及び樹脂を混合した厚膜ペーストである。この厚膜ペーストをスクリーン印刷法により印刷、焼成を2回繰り返し行いストライプ状に層間絶縁膜52を形成した(図5(c))、次に層間絶縁膜上に第二の配線(上配線)を形成した。下配線と同様な方法により幅100 μ m、厚さ12 μ mの上配線53をスクリーン印刷法により形成し、層間絶縁膜を介してストライプ状の下配線とストライプ状の上配線が直交したマトリクス配線が形成された(図5(d))。

【0056】次に電子放出部を形成した。まず素子電極32、33、配線51、52が形成された基板上に有機パラジウム(CCP4230奥野製薬工業(株))を塗布後、300℃、10分間の加熱処理を行い、Pdからなる導電薄膜54を形成した。導電薄膜はPdを主元素

とする微粒子から構成され、その膜厚は10nmであった。ここでの微粒子膜は複数の微粒子が集合した膜であり、微粒子が個々に分散配置された状態のものばかりでなく、微粒子が互いに隣接、あるいは重なりあった状態(島状も含む)の膜を指し、その粒径は前記状態で認識可能な微粒子についての径をいう。このパラジウム膜をフォトリソグラフィ法を用いてパターンニングすることにより電子源用基板が得られた(図5(e))。

【0057】次に電子源用基板を用いて画像形成装置を作成した例を図7を用いて説明する。

【0058】マトリクス配線72、73が設けられた電子源用基板71をリアプレート81上に固定した後、ブラックストライプ(不図示)、蛍光体84、メタルバック85が配置されたガラス基板83(表面基板 フェースプレート86)と電子源用基板71とを支持枠82を介して対向配置し、フリットガラスを用いて封着した。

【0059】以上のようにして得られた真空容器88内のガスを排気管(不図示)を通じて排気し、十分な真空度に達した後、容器外端子Dx1～Dxm、Dy1～Dymを介して表面伝導型電子放出素子を構成する素子電極間に電圧を印加した。これにより、導電薄膜に通電処理(フォーミング処理)がなされ電子放出部が形成された。

【0060】フォーミング処理における電圧波形を図6に示す。図6中T1及びT2は電圧波形のパルス幅とパルス間隔であり、本例ではT1を1ミリ秒、T2を10ミリ秒とし、三角波の最高値は14Vとした。フォーミング処理を 1×10^{-6} torr程度の真空度で行なった後、不図示の排気管をガスバーナーで焼き切り、容器88(外囲器)の封止を行った。次いで封止後の容器88内の真空度を維持するためにゲッター処理を行った。以上のようにして得られた表示パネルにTV画像を表示させるために図8に示した駆動回路を接続させ、画像表示装置とした。この画像表示装置は、多数の素子電極が均

一に形成されているため、安定な表示画像が長期に亘って得られた。

【0061】


【発明の効果】本発明においては、凹版の凹部の深さを $4\mu\text{m}$ から $15\mu\text{m}$ の範囲に規定しており、浅い凹部を有する凹版を用いることによって、プランケット表面の凹部への侵入が機械的に制御され、版圧を微妙に調整しなくとも印刷パターンの変形を抑制することができる。即ち、基板の中央部、周辺部での素子電極形状のパラツキを減じることができ、素子電極長さ、素子間の幅(gap)及び厚みの均一性に優れた電子放出素子を基板上に複数配置させることができる。これにより本発明によれば、電子放出素子の特性がそろった良好な電子源基板、及び該電子源基板を用いた画像形成装置を作製することができる。

【0062】また、本発明においては、浅い凹部を有する凹版を用いることによって、凹版の凹部からプランケットに受理されるインキの割合(インキ量受理率)を100%に近付けることが可能になり、残留インキによる繰り返し印刷不安定性が抑制される。

【図面の簡単な説明】

【図1】本発明で用いる凹版の模式図で、(a)は平面図、(b)は断面図である。

【図1】



【図2】(a)～(d)は本発明における素子電極形成を説明するための各工程を示す模式図である。

【図3】本発明に適用可能な表面伝導型電子放出素子の模式図で、(a)は平面図、(b)は側面図である。

【図4】(a)～(c)は図3の電子放出素子の製造工程を示す模式図である。

【図5】(a)～(e)はマトリクス状に配線された電子源基板の作成工程を示す模式図である。

【図6】フォーミングの電圧波形を示す模式図である。

10 【図7】本発明を用いて製造される画像形成装置の模式図である。


【図8】駆動回路の1例を示す模式図である。

【図9】従来の表面伝導型電子放出素子を示す模式図である。


【符号の説明】

- 21 インキ供給装置
- 22 金属凹版
- 23 基板
- 25 インキ
- 20 26 ドクターブレード
- 27 プランケット
- 29 凹部


【図2】




【図3】






(a)




【図5】




【図4】




【図6】



【図7】



【図8】



【図9】

